什么是三态逻辑？ -技术百科的定义

定义-三态逻辑是什么意思？

三态逻辑是在电子电路中使用的逻辑，其中第三状态（高阻抗状态）被添加到端口可以处于的原始1和0逻辑状态中。这种高阻抗状态有效地从端口中移除了该端口。电路，好像它不是它的一部分。 因此，在第三种高阻抗状态下，端口的输出既不是1也不是0，而是该端口似乎不存在。

三态逻辑也称为三态逻辑。

技术百科解释了三态逻辑

三态逻辑用于允许多个电路共享同一输出或总线，而这些输出或总线可能一次不能收听多个设备或电路。 以此方式，高阻抗状态充当选择器，该选择器将未使用的电路屏蔽掉。 如前所述，高阻抗状态的整个概念是从电路的其余部分有效地消除电路或设备的影响，就像根本没有连接一样。 将一个设备置于高阻状态通常是为了防止另一设备以相同的方式直接连接到相同的引线而造成短路，这也防止了两个设备被同时驱动，因为这可能会导致意外的输出或输入并导致整个电路故障。

三态逻辑在4000和7400系列的大多数总线驱动器，寄存器，触发器以及许多其他器件中实现。 三态逻辑通常在许多集成电路（例如微处理器，RAM或存储器）以及外围设备中使用的许多芯片内部内部使用。 其中许多是由所谓的低电平有效输入控制的，该输入指示输出引线或引脚是处于高阻抗状态还是驱动其负载，即输出标准1或0。